

ΕΓΧΕΙΡΙΔΙΟ

09-2 ΣΕΙΡΑ ΗΛΕΚΤΡΙΚΩΝ ΚΑΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΞΑΡΤΗΜΑΤΩΝ

ΟΔΗΓΙΕΣ ΧΡΗΣΗΣ



Ν. ΑΤΜΑΤΖΙΔΗΣ ΑΤΕΒΕ ΕΚΠΑΙΔΕΥΤΙΚΑ ΜΕΣΑ ΔΙΔΑΣΚΑΛΙΑΣ
ΒΙ.Π.Ε.Θ. ΣΙΝΔΟΣ 57022 ΘΕΣΣΑΛΟΝΙΚΗ - ΤΗΛ. 2310 798812 - ΦΑΞ 2310 798522
www.atmatzidis.gr, sales@atmatzidis.gr

ΕΓΧΕΙΡΙΔΙΟ

09-2 ΣΕΙΡΑ ΗΛΕΚΤΡΙΚΩΝ ΚΑΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΞΑΡΤΗΜΑΤΩΝ

ΟΔΗΓΙΕΣ ΧΡΗΣΗΣ

Ν. ΑΤΜΑΤΖΙΔΗΣ ΑΤΕΒΕ ΕΚΠΑΙΔΕΥΤΙΚΑ ΜΕΣΑ ΔΙΔΑΣΚΑΛΙΑΣ
ΒΙ.ΠΕ.Θ. ΣΙΝΔΟΣ 57022 ΘΕΣΣΑΛΟΝΙΚΗ
ΤΗΛ. 2310 798812 - ΦΑΧ 2310 798522
www.atmatzidis.gr, sales@atmatzidis.gr

ΕΓΧΕΙΡΙΔΙΟ Ι

09-2 ΣΕΙΡΑ ΗΛΕΚΤΡΙΚΩΝ ΚΑΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΞΑΡΤΗΜΑΤΩΝ

ΟΔΗΓΙΕΣ ΧΡΗΣΗΣ

ΚΕΦΑΛΑΙΟ 1ο

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ - ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ - ΛΟΓΙΚΕΣ ΟΙΚΟΓΕΝΕΙΕΣ - ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ

- 1.1. ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ, σ.5
- 1.2. ΑΝΑΠΤΥΞΗ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ, σ.6
- 1.3. ΛΟΓΙΚΕΣ ΟΙΚΟΓΕΝΕΙΕΣ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ, σ.8

ΚΕΦΑΛΑΙΟ 2ο

ΛΟΓΙΚΕΣ ΠΥΛΕΣ

- 2.1. ΑΛΓΕΒΡΑ BOOLE ή ΑΛΓΕΒΡΑ ΛΟΓΙΚΗΣ, σ.10
- 2.2. ΠΙΝΑΚΕΣ ΑΛΗΘΕΙΑΣ, σ.11
- 2.3 ΛΟΓΙΚΕΣ ΠΥΛΕΣ, σ.12
- 2.4. ΔΙΑΓΡΑΜΜΑ ΧΡΟΝΟΥ ΣΤΙΣ ΛΟΓΙΚΕΣ ΠΥΛΕΣ, σ.18
- 2.5 ΘΕΩΡΗΜΑ DE MORGAN, σ.19

ΚΕΦΑΛΑΙΟ Β - 1ο

1. ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ (Sequential - circuits)

- 1.1. ΒΑΣΙΚΟ ΣΤΟΙΧΕΙΟ ΜΝΗΜΗΣ, σ.33
- 1.2. ΑΣΥΓΧΡΟΝΑ FLIP - FLOPS, σ.36
 - 1.2.1. ΑΣΥΓΧΡΟΝΟ "R - S" ΜΕ ΠΥΛΕΣ NAND, σ.36
 - 1.2.2. ΑΣΥΓΧΡΟΝΟ "R - S" - LATCH F.F. ΜΕ ΠΥΛΕΣ NOR, σ.38
- 1.2. ΣΥΓΧΡΟΝΑ FLIP - FLOPS, σ.41
 - 1.3.1. ΣΥΓΧΡΟΝΟ "R - S" LATCH F.F. ΜΕ ΠΥΛΕΣ NAND, σ.42
 - 1.3.2. "D" FLIP - FLOPS ("D" LATCH F.F. - "D" F.F. - 7474), σ.43
 - 1.3.3. "J - K" FLIP - FLOP, σ.45

ΠΡΑΚΤΙΚΑ ΠΡΟΒΛΗΜΑΤΑ ΠΡΟΣ ΛΥΣΗ, σ.49

ΕΓΧΕΙΡΙΔΙΟ ΙΙ

ΣΕΙΡΑ ΗΛΕΚΤΡΙΚΩΝ ΚΑΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΞΑΡΤΗΜΑΤΩΝ

ΟΔΗΓΙΕΣ ΧΡΗΣΗΣ

ΑΝΤΙΣΤΑΣΕΙΣ, σ.53

ΣΥΝΔΕΣΜΟΛΟΓΙΑ ΑΝΤΙΣΤΑΣΕΩΝ, σ.57

ΑΣΚΗΣΕΙΣ

- 1ος ΚΑΝΟΝΑΣ ΤΟΥ ΚΙΡΧΗΝΟΦ, σ.62
- 2ος ΚΑΝΟΝΑΣ ΤΟΥ ΚΙΡΧΗΝΟΦ, σ.66
- ΠΟΤΕΝΣΙΟΜΕΤΡΑ - ΡΩΣΤΑΤΕΣ, σ.69
- ΦΟΡΤΙΣΗ - ΕΚΦΟΡΤΗΣΗ ΠΥΚΝΩΤΗ / ΣΤΑΘΕΡΑ ΧΡΟΝΟΥ RC, σ.71
- ΗΛΕΚΤΡΙΚΗ ΙΣΧΥΣ & ΕΝΕΡΓΕΙΑ, σ.75
- ΜΕΛΕΤΗ LED, σ.79
- ΕΛΕΓΧΟΣ ΗΜΙΑΓΩΓΟΥ, σ.83

ΚΕΦΑΛΑΙΟ 1ο

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ - ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ ΛΟΓΙΚΕΣ ΟΙΚΟΓΕΝΕΙΕΣ - ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ

1.1 ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

Στον τομέα των ηλεκτρονικών η ψηφιακή λογική είναι μία νέα ορολογία. Η ιδέα της ψηφιακής λογικής εφαρμόστηκε σαν ξεχωριστή ενότητα όταν κατασκευάστηκε ο πρώτος Η/Υ στη δεκαετία του 1940. Στα αναλογικά κυκλώματα μπορούν να υπάρχουν πολλές τιμές ενώ στα κυκλώματα ψηφιακής λογικής υπάρχουν μόνο δύο τιμές, οι δύο αυτές τιμές αναφέρονται σαν:

ΛΟΓΙΚΗ ΚΑΤΑΣΤΑΣΗ "1":	ΝΑΙ	ΣΩΣΤΟ	ΔΙΑΚΟΠΤΗΣ - ON	5 volts
ΛΟΓΙΚΗ ΚΑΤΑΣΤΑΣΗ "0":	ΟΧΙ	ΛΑΘΟΣ	ΔΙΑΚΟΠΤΗΣ - OFF	0 volts

Επειδή χρησιμοποιούμε μόνο δύο καταστάσεις λέμε ότι η ψηφιακή λογική έχει δυαδική μορφή. Η χρησιμοποίηση μόνο δύο καταστάσεων π.χ.: ON - OFF στα ψηφιακά κυκλώματα έκανε πολύ ευκολότερη την κατασκευή τέτοιων κυκλωμάτων, κύρια με τη χρήση του τρανζίστορ. Τα ηλεκτρονικά κυκλώματα τα οποία υλοποιούν τις λογικές πράξεις των ψηφιακών κυκλωμάτων ονομάζονται "Ψηφιακά ηλεκτρονικά". Οι λογικές πράξεις στα ψηφιακά ηλεκτρονικά εκφράζονται με ηλεκτρικά σήματα ή τάσεις π.χ.:

Τρανζίστορ στην κατάσταση ON ή OFF \rightarrow Τάση : 5V ή 0V.

Για να καταλάβει κανείς τους κανόνες λειτουργίας των λογικών κυκλωμάτων και να αποκτήσει τις βασικές γνώσεις της ψηφιακής λογικής δεν είναι απαραίτητο να γνωρίζει την ηλεκτρονική δομή των λογικών κυκλωμάτων τα οποία συνήθως κατασκευάζονται από τρανζίστορς, διάδους, αντιστάσεις και πυκνωτές.

Τι είναι τα "λογικά κυκλώματα";

Είναι ηλεκτρονικά κυκλώματα τα οποία εκτελούν τις λογικές πράξεις, δηλαδή τις πράξεις με τις οποίες εργάζεται η λογική σκέψη του ανθρώπινου εγκεφάλου και των Η/Υ.

Ποιος πρώτος διατύπωσε τους τρόπους της σκέψης;

Ο George Boole το 1854 γι' αυτό και η άλγεβρα της δυαδικής λογικής ονομάστηκε "ΑΛΓΕΒΡΑ ΤΟΥ BOOLE". Οι τιμές των μεταβλητών της "ΑΛΓΕΒΡΑΣ ΤΟΥ BOOLE" είναι δύο και εκφράζονται με τα σύμβολα "1" και "0".

1.2. ΑΝΑΠΤΥΞΗ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ

Η ανάπτυξη των ψηφιακών ηλεκτρονικών στην αρχική εφαρμογή τους ήταν πολύ αργή γιατί βασικό "λογικό στοιχείο" ήταν η ηλεκτρονική λυχνία, το κόστος κατασκευής τέτοιων κυκλωμάτων μεγάλο και το μέγεθος των κυκλωμάτων τεράστιο.

Στη δεκαετία του 1950 με την αντικατάσταση της λυχνίας από τους ημιαγωγούς (τρανζίστορ) η ανάπτυξη ήταν πιο γρήγορη γιατί ελάττωσε το μέγεθος των λογικών κυκλωμάτων και το κόστος κατασκευής των, αν και για την εποχή αυτή εξακολουθούσε να παραμένει υψηλό.

Τα λογικά κυκλώματα στη δεκαετία του 1950 - 60 βρήκαν χρήση κυρίως σε ηλεκτρονικούς υπολογιστές και σε ψηφιακά κυκλώματα στρατιωτικών και επιστημονικών συστημάτων.

Η μεγάλη εξέλιξη των ψηφιακών ηλεκτρονικών έγινε στη δεκαετία του 1960 - 70 με τη δημιουργία των ολοκληρωμένων κυκλωμάτων (Ο.Κ.).

Με την τεχνική του Ο.Κ. κατασκευάζεται ένα λογικό στοιχείο που περιέχει από 5 έως 15 ηλεκτρονικά στοιχεία (τρανζίστορ, αντιστάσεις, πυκνωτές) σε μέγεθος ακόμη μικρότερο ενός τρανζίστορ. Η παραγωγή των Ο.Κ. αυξήθηκε σημαντικά στη δεκαετία 1970 με αποτέλεσμα το κόστος να πέφτει.

Η ψηφιακή λογική διαδίδεται με αποτέλεσμα να χρησιμοποιείται όλο και περισσότερο στην κατασκευή ηλεκτρονικών συσκευών με τα γνωστά σημερινά αποτελέσματα όπου το μέγεθος και το κόστος ενός ηλεκτρονικού υπολογιστή να έχει ελαττωθεί πάρα πολύ.

Για το μέλλον μπορούμε να πούμε ότι τα Ο.Κ. θα έχουν τις παρακάτω κατευθύνσεις ανάπτυξης:

1. Ελάττωση στο μέγεθος των κυκλωμάτων ώστε περισσότερα βασικά συστήματα να τοποθετηθούν σε ένα μόνο Ο.Κ.
2. Ελάττωση στο κόστος λόγω αύξησης της παραγωγής και της μεγάλης εφαρμογής των Ο.Κ.
3. Αύξηση της υπολογιστικής ικανότητας και της γρήγορης λήψης αποφάσεων.

ΤΙ ΕΙΝΑΙ ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ ΚΥΚΛΩΜΑ;

Το πρώτο ολοκληρωμένο κύκλωμα (Ο.Κ.) ανακαλύφθηκε το 1958 από τον J.S.KIBLY. Πάνω σε ένα τεμάχιο ημιαγωγού (π.χ.: πυριτίου) υπάρχουν όλα τα στοιχεία του κυκλώματος αντιστάσεις, δίοδοι, τρανζίστορ που φαίνεται στο σχήμα -1,1-.


Το τεμάχιο αυτό του ημιαγωγού κλείνεται με δύο πλαστικές φέτες μαύρου χρώματος. Στην επάνω πλαστική φέτα αναγράφεται ο αριθμός του ολοκληρωμένου κυκλώματος, επιπλέον υπάρχει κάποιο σημείο ή εγκοπή από όπου αρχίζει η μέτρηση των ακροδεκτών του ολοκληρωμένου κυκλώματος.

ΔΙΑΦΟΡΕΣ ΟΝΟΜΑΣΙΕΣ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ


α) ΟΛΟΚΛΗΡΩΜΕΝΟ ΚΥΚΛΩΜΑ(Ο.Κ.)

β) INTERGRATED CIRCUIT(I.C.)

γ) CHIP (τσιπ)



Σχ.-1.1α.- Ολοκληρωμένο κύκλωμα σε συσκευασία DUAL-IN-LINE



Σχ.-1.1β.- Ολοκληρωμένα σε συσκευασία DUAL-IN-LINE

1.3. ΛΟΓΙΚΕΣ ΟΙΚΟΓΕΝΕΙΕΣ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ

Ανάλογα με τα ηλεκτρονικά κυκλώματα (στοιχεία αυτών) που χρησιμοποιούνται για την κατασκευή Ο.Κ. διακρίνουμε τις εξής λογικές οικογένειες Ο.Κ.:

{ Στις οικογένειες που θα αναφέρουμε παρακάτω δε συμπεριλαμβάνονται οι μνήμες και τα κυκλώματα LSI (τεχνολογία ολοκλήρωσης ευρείας κλίμακας) }.

ΛΟΓΙΚΕΣ ΟΙΚΟΓΕΝΕΙΕΣ Ο.Κ.

1. -TTL (T-L)....	ΛΟΓΙΚΗ ΤΡΑΝΖΙΣΤΟΡ - ΤΡΑΝΖΙΣΤΟΡ (TRANSISTOR -TRANSISTOR LOGIC)
2. -DTL	ΛΟΓΙΚΗ ΔΙΟΔΟΥ - ΤΡΑΝΖΙΣΤΟΡ (DIODE - TRANSISTOR LOGIC)
3. -RTL	ΛΟΓΙΚΗ ΑΝΤΙΣΤΑΣΗΣ - ΤΡΑΝΖΙΣΤΟΡ (RESISTOR - TRANSISTOR LOGIC)
4. -ECL	ΛΟΓΙΚΗ ΣΥΖΕΥΓΜΕΝΟΥ ΕΚΠΟΜΠΟΥ (EMITTER - COUPLED LOGIC)
5. -HTL	ΛΟΓΙΚΗ ΥΨΗΛΟΥ ΚΑΤΩΦΛΙΟΥ (HIGH THRESHOLD LOGIC)
6. -CMOS	ΛΟΓΙΚΗ ΗΜΙΑΓΩΓΟΥ ΣΥΜΠΛΗΡΩΜΑΤΙΚΟΥ ΜΕΤΑΛΛΙΚΟΥ ΟΞΕΙΔΙΟΥ (COMPLEMENTARY - METAL - OXIDE - SEMICONDUCTOR LOGIC)

Στην τεχνολογία MOS υπάρχει μεγάλη ποικιλία Ο.Κ., εκτός των CMOS η τεχνολογία MOS χρησιμοποιείται για την κατασκευή ειδικών κυκλωμάτων LSI, όπως μνήμες, μικροεπεξεργαστές κ.λ.π. Η τεχνολογία MOS δεν αποτελεί εξαιρετική λογική οικογένεια.

Επειδή στο εργαστήριό μας θα γίνουν ασκήσεις με Ο.Κ. TTL (74xxx) απαιτείται να γίνει μια μακρή ανάλυση της οικογένειας TTL. Παρακάτω θα περιγράψουμε αναλυτικά τη λειτουργία ενός βασικού κυκλώματος TTL και τα διάφορα χαρακτηριστικά αυτών.

1.3.1. ΟΙΚΟΓΕΝΕΙΑ T.T.L.

Η οικογένεια TTL είναι η περισσότερο χρησιμοποιούμενη οικογένεια στην κατασκευή λογικών κυκλωμάτων. Κάθε κατασκευαστική εταιρία έχει σαν σειρά προϊόντων την οικογένεια TTL (σειρά 74xxx και 54xxx).

Η οικογένεια TTL χωρίζεται στις ακόλουθες υποοικογένειες :

1) TTL Regular TTL (Πρότυπη)	74 XXX
2) TTL Low power TTL (Χαμηλής ισχύος)	74 L XXX
3) TTL SCHOTTKY	74 S XXX
4) TTL Low power SCHOTTKY	74 LS XXX
5) TTL Advanced Low power SCHOTTKY	74 ALS XXX
6) TTL Advanced SCHOTTKY	74 AS XXX

Στον πίνακα -1.A- γίνεται σύγκριση αυτών των υποοικογενειών μεταξύ τους σε σχέση με:

- 1) ΚΑΘΥΣΤΕΡΗΣΗ ΜΕΤΑΔΟΣΗΣ ΑΝΑ ΠΥΛΗ
- 2) ΚΑΤΑΝΑΛΩΣΗ ΙΣΧΥΟΣ ΑΝΑ ΠΥΛΗ
- 3) ΤΥΠΙΚΗ ΣΥΧΝΟΤΗΤΑ ΡΟΛΟΓΙΟΥ ΓΙΑ FLIP-FLOPS

- 4) ΤΥΠΙΚΗ ΙΚΑΝΟΤΗΤΑ ΕΞΟΔΟΥ (FAN OUT)
 5) ΡΕΥΜΑ ΠΟΥ ΧΡΕΙΑΖΕΤΑΙ ΚΑΘΕ ΠΥΛΗ
 6) ΡΕΥΜΑ ΠΟΥ ΔΙΝΕΙ ΣΤΗΝ ΕΞΟΔΟ ΚΑΘΕ ΠΥΛΗ

ΟΙΚΟΓΕΝΕΙΑ TTL	ΚΑΘΥΣΤΕΡΗΣΗ ΜΕΤΑΔΟΣΗΣ	ΚΑΤΑΝΑΛΩΣΗ ΙΣΧΥΟΣ	ΣΥΧΝΟΤΗΤΑ CLOCK	ΘΕΡΜΟΚΡΑΣΙΑ 0 → +70°C	ΘΕΡΜΟΚΡΑΣΙΑ -55 → +125°C	ΡΕΥΜΑ ΕΞΟΔΟΥ	ΡΕΥΜΑ ΕΙΣΟΔΟΥ	FAN OUT
Regular	10ns	10mW	35MHz	7400	5400	16mA	-1.6mA	10
Low power	33ns	1mW	3MHz	74L00	54L00	3.6mA	-0.18mA	20
SCHOTTKY	3ns	19mW	125MHz	74S00	54S00	20mA	-2mA	10
Low power SCHOTTKY	10ns	2mW	45MHz	74LS00	54LS00	8mA	-0.4mA	20

ΠΙΝΑΚΑΣ -1Α- ΠΙΝΑΚΑΣ ΣΥΓΚΡΙΣΗΣ ΤΥΠΙΚΩΝ ΧΑΡΑΚΤΗΡΙΣΤΙΚΩΝ TTL

Από τον πίνακα -1Α- με τις παραμέτρους σύγκρισης των διαφόρων υποοικογενειών της οικογένειας TTL μπορούμε να προσδιορίσουμε το πόσο καλά λειτουργεί η κάθε υποοικογένεια TTL σε μια δεδομένη εφαρμογή.

Για παράδειγμα τα κυκλώματα σε ένα Η/Υ πρέπει να λειτουργούν πολύ γρήγορα άρα απαιτείται Ο.Κ. του οποίου οι πύλες να αλλάζουν κατάσταση όσο το δυνατό γρηγορότερα (SCHOTTKY TTL 3ns).

Αντίθετα σε ένα σύστημα που δουλεύει με συσσωρευτές (μπαταρίες) πρέπει να προσέξουμε το Ο.Κ. που θα διαλέξουμε για την κατασκευή αυτού του συστήματος να καταναλώνει όσο το δυνατό μικρότερη ισχύ (LOW POWER SCHOTTKY TTL 2mW).

Αν τέλος το σύστημα λειτουργεί σε ακραίες θερμοκρασίες π.χ. στρατιωτικοί Η/Υ θα διαλέγαμε τη σειρά 54xxx.

ΚΕΦΑΛΑΙΟ 2ο

ΛΟΓΙΚΕΣ ΠΥΛΕΣ

2.1. ΑΛΓΕΒΡΑ BOOLE ή ΑΛΓΕΒΡΑ ΛΟΓΙΚΗΣ

Η άλγεβρα Boole είναι ένα μαθηματικό σύστημα που χρησιμοποιείται στη σχεδίαση των λογικών κυκλωμάτων. Επίσης μας επιτρέπει να παρουσιάσουμε τις λειτουργίες ενός λογικού κυκλώματος με συμβολικούς όρους.

Η άλγεβρα Boole διαφέρει από τη συμβατική άλγεβρα στο ότι η συμβατική άλγεβρα διαπραγματεύεται ποσοτικές σχέσεις ενώ η άλγεβρα Boole λογικές σχέσεις.

Οι μεταβλητές που χρησιμοποιούνται στην άλγεβρα Boole έχουν δύο καταστάσεις: το λογικό "0" και το λογικό "1".

Η κατάσταση "1" μπορεί να σημαίνει ότι η μεταβλητή είναι "ΑΛΗΘΗΣ".

Η κατάσταση "0" μπορεί να σημαίνει ότι η μεταβλητή είναι "ΨΕΥΔΗΣ".

Τέλος ένα ηλεκτρονικό κύκλωμα μπορεί να πάρει μόνο δύο τιμές τάσης π.χ. 5 Volts και 0 Volts. Έτσι έχουμε:

"1" →	ΤΑΣΗ 5 Volts →	ΑΛΗΘΗΣ →	"H" HIGH
"0" →	ΤΑΣΗ 0 Volts →	ΨΕΥΔΗΣ →	"L" LOW

Οι βασικές λογικές πράξεις της άλγεβρας Boole είναι:

α) Η πράξη του λογικού "Η" (OR):

Συμβολίζεται με "+" και σημαίνει: "λογική πρόσθεση".

Ισοδύναμα σύμβολα είναι το \cup , V ή ένωση συνόλων.

β) Η πράξη του λογικού "ΚΑΙ" (AND):

Συμβολίζεται με "." και σημαίνει: "λογικό πολλαπλασιασμό".

Ισοδύναμα σύμβολα είναι: \cap , V ή τομή συνόλων.

γ) Η πράξη της αντιστροφής "ΟΧΙ" (NOT):

Συμβολίζεται με "-" και σημαίνει "άρνηση ή συμπλήρωμα"

π.χ.: αν $A=0$ τότε $\bar{A}=1$.

Με τη βοήθεια των τριών βασικών λειτουργιών (AND, OR, NOT) είναι δυνατό να καθορίσουμε μια σειρά βασικών θεωρημάτων στην άλγεβρα Boole, που θα μας βοηθήσουν στην ελαχιστοποίηση των όρων για το σχεδιασμό ενός λογικού κυκλώματος.

2.2 ΠΙΝΑΚΕΣ ΑΛΗΘΕΙΑΣ

Ο πίνακας αλήθειας περιγράφει μια συνάρτηση εξόδου. Αποτελείται από δύο μέρη. Το αριστερό μέρος όπου βάζουμε τις μεταβλητές εισόδου με όλους τους δυνατούς συνδυασμούς τους και το δεξιό μέρος όπου βάζουμε τη συνάρτηση εξόδου E ή F με τις τιμές που παίρνει για κάθε ένα συνδυασμό των ανεξάρτητων μεταβλητών εισόδου.

Στην περίπτωση που έχουμε δύο ανεξάρτητες μεταβλητές A και B , ο πίνακας αλήθειας δίνει την κατάσταση της εξαρτημένης μεταβλητής εξόδου (E) για κάθε έναν από τους 4 δυνατούς συνδυασμούς των εισόδων A, B .

Όταν ο πίνακας αλήθειας έχει N μεταβλητές τότε δίνει 2^N διαφορετικούς συνδυασμούς αυτών.

Π.χ.:

* - Όταν $N=2$ έχουμε $2^2=4$ δυνατούς συνδυασμούς. (πίνακας - 2.A -).

* - Όταν $N=3$ έχουμε $2^3=8$ δυνατούς συνδυασμούς. (πίνακας - 2.B -).

Η δεξιά στήλη του πίνακα αλήθειας μας δίνει τις τιμές της συναρτήσεως εξόδου, δηλαδή για ποιά συνδυάσμα τιμών εισόδου η έξοδος γίνεται $E= "0"$ και για ποιά $E="1"$.

Η συνάρτηση εξόδου (E) ονομάζεται σχέση εξόδου ή λογική συνάρτηση εξόδου.

Παραδείγματα: λογική εξίσωση \rightarrow πίνακας αλήθειας

2.A-Πίνακας Αλήθειας

E = A · B		
A	B	E
0	0	0
0	1	0
1	0	0
1	1	1

2.B-Πίνακας Αλήθειας

E = A · B · C			
A	B	C	E
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Από μια συνάρτηση αξόδου μπορούμε να φτιάξουμε έναν πίνακα αλήθειας που να αληθεύει τη συνάρτηση αυτή. Υπάρχει όμως και το αντίστροφο πρόβλημα, δηλαδή από έναν πίνακα αλήθειας να γράψουμε τη συνάρτηση εξόδου με τη μέθοδο του **αθροίσματος γινομένων** που θα χρησιμοποιηθεί στο εργαστήριό μας.

Άλλη μέθοδος για να γράψουμε μια συνάρτηση εξόδου από τον πίνακα αλήθειας είναι αυτή του **γινομένου αθροισμάτων**.


2.3 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

ΠΥΛΗ AND (ΚΑΙ)

Η πύλη AND είναι μία διάταξη δύο (ή περισσότερων) εισόδων και μιας εξόδου. Λειτουργεί ως εξής:

Η έξοδος της πύλης AND παίρνει την κατάσταση "1", μόνο όταν όλες οι εισοδοί πάρουν την κατάσταση "1".

Η έξοδος της πύλης AND παίρνει τη λογική κατάσταση "0" όταν έστω και μια είσοδος είναι "0".



Σχ.-2.1.- Συμβολισμός πύλης AND - Πίνακας αλήθειας
 Η λογική εξίσωση (σχέση εξόδου) της πύλης AND είναι:

$$E = A \cdot B \cdot C \cdot D \cdot \dots$$

Οι βασικές ιδιότητες της λογικής πράξης AND είναι:

$A \cdot A = A$	$A \cdot 1 = A$	$A \cdot 0 = 0$	$A \cdot \bar{A} = 0$	$\bar{\bar{A}} = A$
-----------------	-----------------	-----------------	-----------------------	---------------------

Πρέπει να ληφθεί υπόψη ότι για να προκύψει ένα λογικό κύκλωμα με τις λιγότερο δυνατόν πύλες θα πρέπει η συνάρτηση εξόδου να απλοποιηθεί.

Η απλοποίηση μπορεί να γίνει με τη βοήθεια των ιδιοτήτων ή θεωρημάτων της άλγεβρας Βοοίε.

Για πολυπλοκότερες συναρτήσεις εξόδου η απλοποίηση γίνεται με τους πίνακες **Karnaugh**.

Για να γράψουμε μια λογική συνάρτηση εξόδου, ενός πίνακα αλήθειας σε αθροίσματα γινομένων πρέπει:

1. Να αναζητήσουμε τις περιπτώσεις όπου $E=1$
2. Η συνάρτηση εξόδου να έχει τόσους όρους (γινόμενα) όσες είναι και οι περιπτώσεις όπου $E=1$, οι όροι αυτοί θα συνδέονται μεταξύ τους με την πράξη OR (αθροίσματα).
3. Οι μεταβλητές εισόδου A, B, C, ... εισέρχονται σε κάθε όρο (γινόμενο) με την τιμή "1"
π.χ. αν $A=0, B=1 \rightarrow \bar{A}=1, B=1 \rightarrow E=(\bar{A} \cdot B)=1$
4. Μετά τη σύνθεση της συνάρτησης εξόδου θα πρέπει να γίνει η ελαχιστοποίηση των όρων για το σχεδιασμό λογικού κυκλώματος με τις λιγότερο δυνατόν πύλες.

Παραδείγματα: Πίνακας αλήθειας \rightarrow λογική εξίσωση

Π.χ. έστω ο πίνακας αλήθειας (πίνακας 2.Γ). Βρείτε τη σχέση εξόδου E.

A	B	E
0	0	0
0	1	1
1	0	1
1	1	1

ΓΙΝΟΜΕΝΑ (·)
—
$\bar{A} \cdot B = 1$
$A \cdot \bar{B} = 1$
$A \cdot B = 1$

ΑΘΡΟΙΣΜΑΤΑ ΓΙΝΟΜΕΝΩΝ (+)

$$E = \bar{A} \cdot B + A \cdot \bar{B} + A \cdot B \rightarrow \text{απλοποίηση}$$

$$E = \bar{A} \cdot B + A \cdot \bar{B} + A \cdot B + A \cdot B$$

$$E = A \cdot (B + \bar{B}) + B \cdot (A + \bar{A})$$

$$E = A \cdot 1 + B \cdot 1 = A + B$$

Πίνακας 2.Γ.- Πίνακας αλήθειας


$E = A + B \rightarrow$ ΛΟΓΙΚΗ ΠΥΛΗ OR

ΠΥΛΗ OR (Η)

Η πύλη OR είναι μια διάταξη δύο (ή περισσότερων) εισόδων και μιας εξόδου. Λειτουργεί ως εξής:

Η έξοδος της πύλης OR παίρνει την κατάσταση "1", όταν μία τουλάχιστον είσοδος πάρει την κατάσταση "1".

Η έξοδος της πύλης OR παίρνει την κατάσταση "0", όταν όλες οι εισοδοί είναι "0".



Σχ. -2.2.- Σύμβολο της πύλης OR - πίνακας αλήθειας

Η λογική εξίσωση (σχέση εξόδου) της πύλης OR είναι:

$$E = A + C + D + \dots$$


Οι βασικές ιδιότητες της λογικής πράξης OR είναι:

$A + A = A$	$A + 1 = 1$	$A + 0 = A$	$\bar{A} + A = 1$
-------------	-------------	-------------	-------------------

ΠΥΛΗ NOT (ΟΧΙ)

Η πύλη NOT ή αντιστροφείας είναι η απλούστερη λογική πύλη. Η πύλη NOT έχει μόνο μία είσοδο και λειτουργεί ως εξής:

Η έξοδος της πύλης NOT αντιστρέφει τη λογική κατάσταση "1" της εισόδου σε "0" και αντίστροφα.




Σχ. -2.3.- Πίνακας αληθείας - Συμβολισμός πύλης NOT

ΠΥΛΗ XOR

Μια άλλη σημαντική πύλη είναι η πύλη XOR έχει δύο εισόδους και μια έξοδο. Λειτουργεί ως εξής:

Η έξοδος της πύλης XOR παίρνει την κατάσταση "1", όταν μία και μόνο μία είσοδος πάρει την κατάσταση "1".

Η έξοδος της πύλης XOR παίρνει την κατάσταση "0", μόνο όταν οι εισόδους πάρουν την ίδια κατάσταση.



Σχ. -2.4.- Συμβολισμός πύλης XOR - Πίνακας αληθείας

$$E = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B \quad \eta \quad E = (A+B) \cdot (\bar{A} + \bar{B}) = A \oplus B$$


ΠΥΛΗ NAND (ΟΧΙ ΚΑΙ)

Η πύλη NAND έχει δύο (ή περισσότερες εισόδους) και λειτουργεί ως εξής:

Η έξοδος της πύλης NAND παίρνει την κατάσταση "0", όταν όλες οι εισοδοί πάρουν την κατάσταση "1".

Η έξοδος της πύλης NAND παίρνει την κατάσταση "1", όταν μία οι όλες οι εισοδοί είναι "0".

Η πύλη NAND μπορεί να γίνει με μία AND και μία NOT, λόγω της σπουδαιότητας όμως της πύλης, στο εμπόριο διατίθενται τυποποιημένες πύλες NAND.




Σχ. -2.5.- Συμβολισμός πύλης NAND - Πίνακας αλήθειας

ΠΥΛΗ NOR (ΟΧΙ Ή)

Η πύλη NOR έχει δύο (ή περισσότερες εισόδους) και λειτουργεί ως εξής:

Η έξοδος της πύλης NOR παίρνει την κατάσταση "1", όταν όλες οι εισοδοί είναι "0".

Η έξοδος της πύλης NOR παίρνει την κατάσταση "0", όταν μία τουλάχιστον είσοδος πάρει την κατάσταση "1".




Σχ. -2.6.- Συμβολισμός πύλης NOR - Πίνακας αλήθειας

ΠΥΛΗ ΧΝΟR (EX - NOR)

Η λογική πύλη ΧΝΟR είναι μία διάταξη με δύο μόνο εισόδους και λειτουργεί ως εξής:

Η έξοδος της πύλης ΧΝΟR παίρνει την κατάσταση "1", όταν και οι δύο εισόδοι έχουν την ίδια κατάσταση.

Η έξοδος της πύλης ΧΝΟR παίρνει την κατάσταση "0", όταν οι εισόδοι έχουν διαφορετική κατάσταση.



A	B	E
0	0	1
0	1	0
1	0	0
1	1	1

Σχ. -2.7.- Συμβολισμός πύλης ΧΝΟR - Πίνακας αλήθειας

Η πύλη ΧΝΟR ονομάζεται και ψηφιακός συγκριτής γιατί η έξοδος συγκρίνει αν $A=B$, ή αν $A \neq B$.

$$E = \bar{A} \cdot \bar{B} + A \cdot B = \overline{A \oplus B} \quad \text{ή} \quad E = (\bar{A} + B) \cdot (A + \bar{B})$$

Στον πίνακα -2.Δ.- φαίνεται ένας συγκριτικός πίνακας αλήθειας των πυλών που έχουμε συναντήσει μέχρι εδώ.

ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ ΛΟΓΙΚΩΝ ΠΥΛΩΝ							
A	B	AND	NAND	OR	NOR	XOR	XNOR
0	0	0	1	0	1	0	1
0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	0	1	0	0	1

Πίνακας -2.Δ.- Συγκριτικός πίνακας αλήθειας βασικών πυλών


2.4. ΔΙΑΓΡΑΜΜΑ ΧΡΟΝΟΥ ΣΤΙΣ ΛΟΓΙΚΕΣ ΠΥΛΕΣ

- Σ' ένα λογικό κύκλωμα ή ψηφιακό κύκλωμα, οι εισοδοί μίας πύλης αλλάζουν κατάσταση σε διαφορετικούς χρόνους από κάποιο παλμό ή παλμούς, οπότε και η εξοδος της αντιδρά σε αυτές τις αλλαγές των εισόδων σύμφωνα με τον πίνακα αλήθειας της εν λόγω πύλης.


- Στα σχήματα -2.8.-, -2.9.- φαίνονται:

☞ Σχήμα -2.8.- Το σύμβολο της πύλης όπου η μία εισοδος δέχεται παλμό και οι άλλες δύο εισοδοί (B, Γ) δέχονται τις δύο δυνατές καταστάσεις "0" ή "1".

☞ Σχήμα -2.9.- Το σύμβολο της πύλης όπου οι εισοδοί δέχονται τυχαίους παλμούς και τα αντίστοιχα διαγράμματα χρόνου εισόδων - εξόδου της πύλης.



Σχήμα -2.8.- Συμβολισμός πύλης AND - Πίνακας αλήθειας



Σχήμα -2.9.- Συμβολισμός πύλης AND - Διαγράμματα χρόνου

2.5 ΘΕΩΡΗΜΑ DE MORGAN

Με τις λογικές πύλες που έχουμε μάθει μέχρι τώρα μπορούμε να αποδείξουμε τις δύο λογικές εξισώσεις De Morgan:


$$E = \overline{A \cdot B} = \overline{A} + \overline{B}$$

και

$$E = \overline{A + B} = \overline{A} \cdot \overline{B}$$

α) $E = \overline{A \cdot B} = \overline{A} + \overline{B}$


Η εξίσωση αυτή μας λέει ότι μπορούμε να πραγματοποιήσουμε τη λειτουργία της πύλης NAND με μια πύλη OR αν αντιστρέψουμε τις εισόδους A και B. Βλέπε σχήμα -2.10.-



Σχ. -2.10.- α' εξίσωση De Morgan $E = \overline{A \cdot B} = \overline{A} + \overline{B}$

β) $E = \overline{A + B} = \overline{A} \cdot \overline{B}$

Η εξίσωση αυτή μας λέει ότι μπορούμε να πραγματοποιήσουμε τη λειτουργία μιας πύλης NOR με μία πύλη AND αν αντιστρέψουμε τις εισόδους A και B. Βλέπε σχήμα -2.11.-



Σχ.-2.11.- β' εξίσωση De Morgan $E = \overline{A + B} = \overline{A} \cdot \overline{B}$

Τις δύο εξισώσεις De Morgan μπορούμε να αποδείξουμε και για περισσότερες των δύο μεταβλητών (A, B) δηλαδή να αποδείξουμε τη δυαδική λειτουργία των πυλών σύμφωνα με τα παραπάνω παραδείγματα.

Η λογική εξίσωση De Morgan για παραπάνω από δύο μεταβλητές είναι:

$$E = \overline{A \cdot B \cdot C} = \overline{A} + \overline{B} + \overline{C} + \dots$$

$$E = \overline{A + B + C} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \dots$$

Βασικά θεωρήματα και ιδιότητες της άλγεβρας Boole


$A+1=1$ $A+0=A$ $A+\bar{A}=1$ $A+A=A$ $A+B=B+A$ $A+B+C=(A+B)+C$ $A+B+C=A+(B+C)$	$A \cdot 1=A$ $A \cdot 0=0$ $A \cdot A=A$ $A \cdot \bar{A}=0$ $A \cdot B=B \cdot A$ $A \cdot B \cdot C=(A \cdot B) \cdot C$ $A \cdot B \cdot C=A \cdot (B \cdot C)$
$\overline{\bar{A}}=A$ $A=\bar{A} \cdot B=A+B$ $A+A \cdot B=A$ $A \cdot (B+C)=A \cdot B+A \cdot C$ $(A+B) \cdot (A+C)=A+B \cdot C$	<p>Θεώρημα De Morgan</p> $E=\overline{A+B}=\bar{A} \cdot \bar{B}$ $E=\overline{A+B+C}=\bar{A} \cdot \bar{B} \cdot \bar{C}$ $E=\overline{A \cdot B}=\bar{A}+\bar{B}$ $E=\overline{A \cdot B \cdot C}=\bar{A}+\bar{B}+\bar{C}$

Παραδείγματα σχεδίασης βασικών πυλών με την πύλη NAND.

1. Η πύλη NOT μόνο με πύλες NAND.

Σχέση εξόδου της NOT: $E = \bar{A} \rightarrow E = \bar{A}$ (ιδιότητα $\bar{\bar{A}} = A$)

Άρα πύλη NAND με δύο ίδιες εισόδους A, A.



2. Η πύλη AND μόνο με πύλες NAND.

Σχέση εξόδου της AND: $E = A \cdot B \rightarrow E = \overline{\bar{A} \cdot \bar{B}}$ (ιδιότητα $A \cdot B = \overline{\bar{A} \cdot \bar{B}}$)


Άρα πύλη NAND με NOT ή NAND και NAND



3. Η πύλη OR μόνο με πύλες NAND.

Σχέση εξόδου OR: $E = A + B \rightarrow E = \overline{\bar{A} \cdot \bar{B}}$ (De Morgan)

Άρα πύλη NAND με δύο NOT ή δύο NAND.



Παραδείγματα σχεδίασης βασικών πυλών με την πύλη NOR.

1. Η πύλη NOT μόνο με πύλες NOR.

Σχέση εξόδου της NOT: $E = \bar{A} \rightarrow E = \bar{A + A}$ (ιδιότητα $\bar{\bar{A}} = A$)

Άρα πύλη NOR με δύο ίδιες εισόδους A, A.

2. Η πύλη AND μόνο με πύλες NOR.









Σχέση εξόδου της AND: $E = \bar{\bar{A} \cdot \bar{B}} = \bar{A + B}$ (De Morgan)









Άρα πύλη NOR με δύο NOT ή δύο NOR.

3. Η πύλη OR μόνο με πύλες NOR.


Σχέση εξόδου OR: $E = A + B \rightarrow E = \overline{\bar{A} \cdot \bar{B}}$ (ιδιότητα $A + B = \overline{\bar{A} \cdot \bar{B}}$)

Άρα πύλη NOR με NOT ή NOR.


7404 (NOT)**7408 (AND)****7432 (OR)****7486 (XOR)****7400 (NAND)****7402 (NOR)****7485 (4-BIT COMPARATOR)****7483 (4-BIT ADDER)**

7404 (NOT)**7408 (AND)****7432 (OR)****7486 (XOR)****7400 (NAND)****7402 (NOR)****7485 (4-BIT COMPARATOR)****7483 (4-BIT ADDER)**



74280 (PARITY CHECKING)





7447 (Decoder/Driver)





7474 ("D"-F.F)



74LS76 ("J-K"-F.F)




74107 ("J-K"-F.F)



ΑΣΚΗΣΗ

ΕΝΗΜΕΡΩΣΗ - ΕΡΓΑΣΤΗΡΙΟΥ "ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ"



ΑΠΑΙΤΟΥΜΕΝΑ ΟΡΓΑΝΑ ΚΑΙ ΥΛΙΚΑ

1. ΠΕΙΡΑΜΑΤΙΚΗ ΒΑΣΗ: Εργαστηριακός πίνακας ψηφιακών
2. ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ (T.T.L.): 7404 - 7400


ΠΟΡΕΙΑ ΤΗΣ ΑΣΚΗΣΗΣ

1. ΕΝΗΜΕΡΩΣΗ ΤΟΥ ΕΡΓΑΣΤΗΡΙΑΚΟΥ ΠΙΝΑΚΑ "ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ"
2. ΛΟΓΙΚΕΣ ΠΥΛΕΣ: NOT, OR, AND, XOR, NAND, NOR, XNOR


ΑΣΚΗΣΗ 1η: Συνδεσμολογείστε και επαληθεύστε τις λογικές πύλες NOT, NAND

Βήματα: 1 - τάση τροφοδοσίας (OFF) 2 - τροφοδοσία Ο.Κ.

3 - συνδεσμολογία 4 - τάση τροφοδοσίας (ON)



ΑΣΚΗΣΗ
ΛΟΓΙΚΕΣ ΠΥΛΕΣ I
NOT - OR - AND - XOR



ΑΠΑΙΤΟΥΜΕΝΑ ΟΡΓΑΝΑ ΚΑΙ ΥΛΙΚΑ




- ΠΕΙΡΑΜΑΤΙΚΗ ΒΑΣΗ:** Εργαστηριακός πίνακας ψηφιακών
- ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ:** 7400, 7404, 7408, 7483, 7486.

ΠΟΡΕΙΑ ΤΗΣ ΑΣΚΗΣΗΣ




- Αποδείξτε τους πίνακες αλήθειας των λογικών πυλών: **NOT, OR, AND, XOR**. Παρακολουθήστε κάθε έξοδο λογικής πύλης στις ενδεικτικές λυχνίες. Συμπληρώστε στο φύλλο εργασίας: α) Λογικό Κύκλωμα, β) Σχέση Εξόδου, γ) Πίνακα Αλήθειας

Λογικό Κύκλωμα	Σχέση Εξόδου	Πίνακα Αλήθειας															
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td></td> </tr> </tbody> </table>	A	E	0		1										
A	E																
0																	
1																	
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td></td> </tr> <tr> <td>0</td> <td>1</td> <td></td> </tr> <tr> <td>1</td> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E															
0	0																
0	1																
1	0																
1	1																
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td></td> </tr> <tr> <td>0</td> <td>1</td> <td></td> </tr> <tr> <td>1</td> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E															
0	0																
0	1																
1	0																
1	1																
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td></td> </tr> <tr> <td>0</td> <td>1</td> <td></td> </tr> <tr> <td>1</td> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E															
0	0																
0	1																
1	0																
1	1																

2- Αποδείξτε τους πίνακες αλήθειας των λογικών πυλών: **OR**, **AND**, **XOR** όταν: Η μία είσοδος της πύλης έχει συνδεθεί με τον ωρολογιακό παλμό (είσοδος μικρής συχνότητας) και η άλλη είσοδος σε ένα διακόπτη που παίρνει τις καταστάσεις: "0" ή "1". Συμπληρώστε στο φύλλο εργασίας: α) Λογικό Κύκλωμα β) Σχέση Εξόδου γ) Πίνακα Αλήθειας.

Λογικό Κύκλωμα	Σχέση Εξόδου	Πίνακα Αλήθειας									
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td></td> </tr> <tr> <td></td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E		0			1	
A	B	E									
	0										
	1										
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td></td> </tr> <tr> <td></td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E		0			1	
A	B	E									
	0										
	1										
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td></td> </tr> <tr> <td></td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E		0			1	
A	B	E									
	0										
	1										


3- Συνδέστε τη μία από τις δύο εισόδους των πυλών **AND**, **OR**, **XOR** με ένα διακόπτη και με την άλλη ασύνδετη παρατηρείστε την έξοδο των λογικών πυλών στις ενδεικτικές λυχνίες. Συμπληρώστε τους πίνακες αλήθειας: Είσοδος A με καταστάσεις "1" ή "0" και είσοδος B ασύνδετη. Τι συμπεραίνουμε από τους πίνακες αλήθειας για την ασύνδετη είσοδο, και γιατί.....?

Λογικό Κύκλωμα	Σχέση Εξόδου	Πίνακα Αλήθειας									
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>B</th> <th>A</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>0</td> <td></td> </tr> <tr> <td>-</td> <td>1</td> <td></td> </tr> </tbody> </table>	B	A	E	-	0		-	1	
B	A	E									
-	0										
-	1										
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>B</th> <th>A</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>0</td> <td></td> </tr> <tr> <td>-</td> <td>1</td> <td></td> </tr> </tbody> </table>	B	A	E	-	0		-	1	
B	A	E									
-	0										
-	1										
	$E = \text{---}$	<table border="1"> <thead> <tr> <th>B</th> <th>A</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>0</td> <td></td> </tr> <tr> <td>-</td> <td>1</td> <td></td> </tr> </tbody> </table>	B	A	E	-	0		-	1	
B	A	E									
-	0										
-	1										

ΣΥΜΠΕΡΑΣΜΑΤΑ: Ασύνδετη είσοδος.....
 Γιατί.....?

ΑΣΚΗΣΗ ΛΟΓΙΚΕΣ ΠΥΛΕΣ II

ΣΧΕΔΙΑΣΗ ΒΑΣΙΚΩΝ ΠΥΛΩΝ ΜΟΝΟ ΜΕ ΠΥΛΕΣ NAND ή NOR





ΑΠΑΙΤΟΥΜΕΝΑ ΟΡΓΑΝΑ ΚΑΙ ΥΛΙΚΑ

1. ΠΕΙΡΑΜΑΤΙΚΗ ΒΑΣΗ: Εργαστηριακός πίνακας ψηφιακών
2. ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ: 7402 - 7486 - 7400 - 7404 - 7408 - 7432.


ΠΟΡΕΙΑ ΤΗΣ ΑΣΚΗΣΗΣ

- 1- Αποδείξτε τους πίνακες αλήθειας των λογικών πυλών **NAND**, **NOR**.

Παρακολουθήστε κάθε έξοδο στις ενδεικτικές λυχνίες. Συμπληρώστε στο φύλλο εργασίας: Πίνακας Αλήθειας - Σχέση Εξόδου - Λογικό Κύκλωμα.

	$E = \text{---}$	<table border="1" style="margin: auto;"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td></td></tr> <tr><td>0</td><td>1</td><td></td></tr> <tr><td>1</td><td>0</td><td></td></tr> <tr><td>1</td><td>1</td><td></td></tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E															
0	0																
0	1																
1	0																
1	1																
	$E = \text{---}$	<table border="1" style="margin: auto;"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td></td></tr> <tr><td>0</td><td>1</td><td></td></tr> <tr><td>1</td><td>0</td><td></td></tr> <tr><td>1</td><td>1</td><td></td></tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E															
0	0																
0	1																
1	0																
1	1																

2- Σχεδιάστε - συνδεσμολογήστε λογικό κύκλωμα για να αποδείξετε στον ψηφιακό πίνακα τη λογική εξίσωση De Morgan με δύο μεταβλητές A, B.



3- Αποδείξτε τους πίνακες αλήθειας των πυλών NOT, AND, OR, χρησιμοποιώντας **μόνο** πύλες NAND. Σχεδιάστε βάση αποδεδειγμένης σχέσης εξόδου τα παραπάνω λογικά κυκλώματα και τους πίνακες αλήθειας.

ΒΗΜΑ 1: Σχέση εξόδου γνωστής λογικής πύλης π.χ. OR : $E = A + B$.


ΒΗΜΑ 2: Μετατροπή της γνωστής σχέσης εξόδου σε νέα σχέση εξόδου όπου οι μεταβλητές A, B να παρουσιάζουν μόνο πύλες NAND.

ΒΗΜΑ 3: Σχεδιασμός λογικού κυκλώματος.

	$E = \overline{A} = \dots$		<table border="1" style="width: 80%; margin: auto;"> <thead> <tr> <th>A</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td></td> </tr> </tbody> </table>	A	E	0		1										
A	E																	
0																		
1																		
	$E = A \cdot B = \dots$		<table border="1" style="width: 80%; margin: auto;"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td></td> </tr> <tr> <td>0</td> <td>1</td> <td></td> </tr> <tr> <td>1</td> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E																
0	0																	
0	1																	
1	0																	
1	1																	
	$E = A + B = \dots$		<table border="1" style="width: 80%; margin: auto;"> <thead> <tr> <th>A</th> <th>B</th> <th>E</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td></td> </tr> <tr> <td>0</td> <td>1</td> <td></td> </tr> <tr> <td>1</td> <td>0</td> <td></td> </tr> <tr> <td>1</td> <td>1</td> <td></td> </tr> </tbody> </table>	A	B	E	0	0		0	1		1	0		1	1	
A	B	E																
0	0																	
0	1																	
1	0																	
1	1																	

ΑΣΚΗΣΗ ΣΥΓΚΡΙΤΕΣ

ΣΧΕΔΙΑΣΗ 1-ΨΗΦΙΟΥ ΜΕ Λ. ΠΥΛΕΣ - ΣΧΕΔΙΑΣΗ 4 - ΨΗΦΙΟΥ ΜΕ Ο.Κ. 7485




ΑΠΑΙΤΟΥΜΕΝΑ ΟΡΓΑΝΑ ΚΑΙ ΥΛΙΚΑ

1. ΠΕΙΡΑΜΑΤΙΚΗ ΒΑΣΗ: Εργαστηριακός πίνακας ψηφιακών
2. ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ: 7402 - 7486 - 7400 - 7404 - 7408 - 7485.

ΠΟΡΕΙΑ ΤΗΣ ΑΣΚΗΣΗΣ

- 1- Αποδείξτε πρώτα θεωρητικά και κατόπιν πειραματικά ότι:
Το παρακάτω Λογικό Κύκλωμα είναι μία γνωστή σ' εσάς λογική πυλή;



2- Σχεδιάστε - συνδεσμολογήστε λογικό κύκλωμα για τη σύγκριση δύο μονοψήφιων αριθμών **A** και **B**. Ο μονοψήφιος συγκριτής να έχει: τρεις (3) εξόδους $E1: \rightarrow A=B$, $E2: \rightarrow A>B$, $E3: \rightarrow A<B$.

A	B	A=B E1	A>B E2	A<B E3
0	0			
0	1			
1	0			
1	1			



$E1 =$

$E2 =$

$E3 =$

3- Σχεδιάστε - συνδεσμολογήστε λογικό κύκλωμα με όσο το δυνατό λιγότερες λογικές πύλες για τη σύγκριση δύο διψήφιων δυαδικών αριθμών **A**=(A2A1) ΚΑΙ **B**=(B2B1). Ο διψήφιος συγκριτής να έχει μόνο μία έξοδο **E** για να δείχνει αν οι αριθμοί **A** και **B** είναι ίσοι ή όχι. Η σχέση εξόδου να δημιουργηθεί από τον πίνακα αλήθειας του διψήφιου συγκριτή.

A2	A1	B2	B1	E
0	0	0	0	
0	1	0	1	
1	0	1	0	
1	1	1	1	



$E =$

ΚΕΦΑΛΑΙΟ Β - 1ο

1. ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ (Sequential - circuits).

Ακολουθιακά κυκλώματα είναι τα κυκλώματα που αποτελούνται από συνδυαστικά κυκλώματα και κυκλώματα αποθήκευσης διαδικιών καταστάσεων.

Η κατάσταση εξόδου των ακολουθιακών κυκλωμάτων δεν καθορίζεται μόνο από τις καταστάσεις εισόδου, αλλά και από τις καταστάσεις που είχαν οι εξοδοί του κυκλώματος σε προγενέστερες χρονικές στιγμές.

Υπάρχουν δύο τύποι ακολουθιακών κυκλωμάτων, τα σύγχρονα και τα ασύγχρονα.

Στα σύγχρονα flip - flops η συμπεριφορά του κυκλώματος ορίζεται από τις τιμές των εισόδων και εξόδων σε συγκεκριμένες χρονικές στιγμές.

Στα ασύγχρονα flip - flops η συμπεριφορά του κυκλώματος εξαρτάται από την ακολουθία με την οποία αλλάζουν οι τιμές των εισόδων και εξόδων σε οποιαδήποτε χρονική στιγμή.

1.1. ΒΑΣΙΚΟ ΣΤΟΙΧΕΙΟ ΜΝΗΜΗΣ

Η μνήμη συνήθως χρησιμοποιείται για την αποθήκευση μιας πληροφορίας για ένα χρονικό διάστημα μέχρι να σβηστεί. Ένα βασικό στοιχείο μνήμης είναι και το "flip - flop".


Το flip - flop είναι ένα κύκλωμα δύο καταστάσεων SET, RESET. Δηλαδή μπορούμε να αποθηκεύσουμε σε αυτό την τιμή ενός ψηφίου στις δύο πιθανές καταστάσεις "1" (SET) ή "0" (RESET).

Τα flip - flops εκτελούν πολλές λειτουργίες σε ένα υπολογιστή. Π.χ. : Αποθηκεύουν αριθμούς όσο ο υπολογιστής κάνει αριθμητικές πράξεις ή χρησιμεύουν σαν δείκτες σειράς των διαφόρων πράξεων του υπολογιστή.


Δύο ή περισσότερα flip - flops κατάλληλα συνδεδεμένα σχηματίζουν διαδικούς μετρητές ή καταχωρητές.

Το σύμβολο του βασικού flip - flop και ο πίνακας αλήθειας του φαίνονται στο σχήμα -1.1.-.



74280 (PARITY CHECKING)





7447 (Decoder/Driver)





7474 ("D"-F.F)



74LS76 ("J-K"- F.F)




74107 ("J-K"- F.F)



Το βασικό flip - flop έχει δύο εισόδους τις: SET, RESET (S, R) και δύο εξόδους SET, CLEAR (Q_n , \overline{Q}_n).

Συνήθως η μία έξοδος είναι συμπληρωματική της άλλης. Έτσι αν $Q_n=1$ τότε $\overline{Q}_n=0$ και αντίστροφα.



Σχ. -1.1.- Σύμβολο - Πίνακας αλήθειας βασικού flip - flop


Υπάρχουν δύο τρόποι flip - flops: τα **ασύγχρονα** και τα **σύγχρονα**.

* Τα **ασύγχρονα** flip - flops λειτουργούν χωρίς ωρολογιακό παλμό.

* Τα **σύγχρονα** flip - flops λειτουργούν πάντα με την εφαρμογή ωρολογιακού παλμού.

Τα σύγχρονα flip - flops χωρίζονται σε δύο τύπους ανάλογα με το μέτωπο διέγερσης του παλμού clock. Έτσι έχουμε σύγχρονα flip - flops: **θετικής διέγερσης** και **αρνητικής διέγερσης**.

Διάγραμμα με τους τύπους των flip - flops φαίνεται στο σχήμα -1.2.-.



Σχ. -1.2.- ΤΥΠΟΙ FLIP - FLOPS

1.2. ΑΣΥΓΧΡΟΝΑ FLIP - FLOPS

Ασύγχρονα flip - flops είναι τα flip - flops που λειτουργούν χωρίς ωρολογιακό παλμό. Έχουν δύο εισόδους και δύο εξόδους.

Βασικό μειονέκτημα των ασύγχρονων flip - flops είναι ότι οι καταστάσεις των εξόδων (Q_n, \overline{Q}_n) αλλάζουν σε σχέση με τις καταστάσεις των εισόδων σε οποιαδήποτε χρονική στιγμή.

Βασικό κύκλωμα ενός ασύγχρονου flip - flop είναι το "R - S" flip - flop. Ονομάζεται "R - S" flip - flop από τις εισόδους (RESET, SET) και είναι το πιο βασικό κύκλωμα στη κατασκευή άλλων flip - flops.

1.2.1. ΑΣΥΓΧΡΟΝΟ "R - S" LATCH F.F. ΜΕ ΠΥΛΕΣ NAND

Ένα απλό ασύγχρονο "R - S" flip - flop μπορεί να κατασκευαστεί αν συνδέσουμε δύο πύλες NAND όπως φαίνεται στο σχήμα -1.3.α-

Το "R - S" flip - flop υπάρχει και σε τυποποιημένη μορφή και είναι το Ο.Κ. 74LS279 του σχήματος -1.3.β-

Όπως παρατηρούμε οι εξοδοί ($Q_{n+1}, \overline{Q}_{n+1}$) επιστρέφουν πάλι στην είσοδο δηλαδή κάθε σήμα εισόδου περνά μέσα από το κύκλωμα και μετά επιστρέφει πάλι στην είσοδο. Δηλαδή έχουμε ανάδραση που δίνει τη δυνατότητα μνήμης στο κύκλωμα.

Η συμπεριφορά του κυκλώματος φαίνεται στον πίνακα αλήθειας.

1. S="0", R="0": Όταν δε δίνεται πληροφορία στο F.F. οι εισοδοί έχουν τις καταστάσεις R=S="0" που δεν αλλάζουν την κατάσταση εξόδου στο F.F., έτσι παραμένει ίδια Q_n =προηγούμενη κατάσταση. (Q_n ="1" ή "0" αποτέλεσμα των τελευταίων δεδομένων που δόθηκαν στο F.F.). Όταν λοιπόν S=R="0" η κατάσταση του F.F. παραμένει όπως ήταν πριν $Q_{n+1}=Q_n$, δηλαδή ισχύει η προηγούμενη κατάσταση εξόδου.

2. S="0", R="1": (RESET) Με την κατάσταση αυτή των εισόδων λέμε ότι η έξοδος του F.F. τοποθετείται στο "0" (CLEAR): Q_{n+1} ="0".


3. S="1", R="0": (SET) Με την κατάσταση αυτή των εισόδων λέμε ότι η έξοδος του F.F. τοποθετείται στο "1" (SET): Q_{n+1} ="1".

4. S="1", R="1": Με την κατάσταση αυτή των εισόδων λέμε ότι η έξοδος του F.F. βρίσκεται στην **απροσδιοριστία** και οι εξοδοί του F.F. έχουν απροσδιόριστη κατάσταση.


Στην περίπτωση της **απροσδιοριστίας** δε γνωρίζουμε αν τη χρονική στιγμή που οι εισοδοί αφαιρεθούν ταυτόχρονα δηλαδή πάνε στην κατάσταση S=R="0" πια από τις δύο σταθερές καταστάσεις SET ή CLEAR θα επικρατήσει στην έξοδο του F.F.

Επειδή δεν είναι δυνατόν να φτιαχτούν δύο απόλυτα όμοια κυκλώματα πυλών NAND, η γρηγορότερη πύλη από τις δύο θα αλλάξει την κατάσταση νωρίτερα και θα κλειδώσει το flip - flop σε μία από τις δύο σταθερές καταστάσεις SET ή CLEAR.

Η κατάσταση της απροσδιοριστίας πρέπει να αποφεύγεται στα F.F.'s



Σχ. 1-3α. RS - Latch F.F. με πύλες NAND



Σχ. 1-3β. O.K. 74279 (RS - Latch F.F. με πύλες NAND)

1.2.2. ΑΣΥΓΧΡΟΝΟ "R - S" - LATCH F.F. ΜΕ ΠΥΛΕΣ NOR


Το R - S flip - flop με πύλες NOR φαίνεται στο σχήμα -1.4.-. Και σε αυτό το flip - flop οι έξοδοι επιστρέφουν πάλι στην είσοδο για να έχουμε τη δυνατότητα μνήμης στο κύκλωμα. Η συμπεριφορά εισόδων - εξόδων του κυκλώματος δίνεται από τον πίνακα αλήθειας που είναι ίδιος με αυτό του σχήματος -1.1.-.

1. $S=0, R=0$: Με την κατάσταση αυτή των εισόδων λέμε ότι η έξοδος του flip - flop παραμένει στην προηγούμενη κατάσταση $Q_{n+1}=Q_n$.

2. $S=0, R=1$: Με την κατάσταση αυτή των εισόδων λέμε ότι "καθαρίζω" την έξοδο του flip - flop (CLEAR, $Q_{n+1}=0$).

3. $S=1, R=0$: Με την κατάσταση αυτή των εισόδων λέμε ότι "τοποθετώ" το flip - flop στην κατάσταση "1" (SET) $Q_{n+1}=1$.

4. $S=1, R=1$: Με την κατάσταση αυτή των εισόδων λέμε ότι το flip - flop είναι στην "απροσδιοριστία" η κατάσταση αυτή αποφεύγεται για τους λόγους που αναφέραμε παραπάνω.




Σχ. 1-4- RS - Latch F.F. με πύλες NOR

Για να έχουμε μια καλύτερη εικόνα της λειτουργίας ενός flip - flop θα πρέπει να κατασκευάσουμε έναν πίνακα αλήθειας λαμβάνοντας υπ' όψη και την προηγούμενη κατάσταση εξόδου Q_n του flip - flop.

Η μόνη διαφορά από τους προηγούμενους πίνακες αλήθειας των F.F.'s είναι ότι πρώτα εξετάζουμε την έξοδο Q_n σε μια κατάσταση είναι και κατόπιν εξετάζουμε τα δεδομένα των εισόδων (S_n, R_n) του flip - flop.

Η αλλαγή των καταστάσεων στην έξοδο του flip - flop παρατηρείται μόνο στην έξοδο Q_{n+1} γιατί η άλλη έξοδος \bar{Q}_{n+1} είναι πάντα συμπληρωματική (εκτός της απροσδιοριστίας όπου $\bar{Q}_{n+1} = Q_{n+1}$).



Σχ. -1.4b- RS - Latch F.F. με πύλες NOR

Τα ασύγχρονα flip - flop που εξετάσαμε μέχρι τώρα έχουν δύο σημαντικά μειονεκτήματα:

- Οι εξοδοί αλλάζουν σχεδόν ταυτόχρονα με τις εισόδους.
- Όταν $S=1$ και $R=1$ η έξοδος είναι σε απροσδιοριστία.

Το πρώτο μειονέκτημα οφείλεται στο ότι το flip - flop είναι ασύγχρονο (του λείπει ο συγχρονισμός). Στην περίπτωση αυτή οι αλλαγές δεδομένων και η αποθήκευσή τους γίνεται τυχαία. Αν σκεφτούμε τις διαφορές που υπάρχουν στο χρόνο απόκρισης (τ_{pd}) των λογικών κυκλωμάτων καταλαβαίνουμε τη δυσκολία ελέγχου της λειτουργίας τους.

Λύση σε αυτό το πρόβλημα δίνει το σύγχρονο ή το clocked flip - flop.

Στο σύγχρονο flip - flop τα δεδομένα μεταφέρονται από την είσοδο στην έξοδο μόνο όταν εφαρμόζεται ο ωρολογιακός παλμός.

Ο ωρολογιακός παλμός (ή CLOCK) είναι μια γεννήτρια παλμών που δίνει εντελώς όμοιους παλμούς με μια σταθερή συχνότητα.

Οι παλμοί αυτοί υπάρχουν σε όλα τα μέρη του υπολογιστή έτσι ώστε όλα τα flip - flops να λειτουργούν συγχρονισμένα.


Ο ωρολογιακός παλμός (clock) είναι απαραίτητος σε κάθε ψηφιακό σύστημα πρώτον για τον συγχρονισμό του συστήματος και δεύτερον για τον προσδιορισμό της ταχύτητας λειτουργίας του συστήματος.

Στο σχήμα -1.5- φαίνεται ένας ωρολογιακός παλμός και τα μέγιστα διέγερσης.


Ανάλογα με το μέτωπο διέγερσης έχουμε δύο τύπους σύγχρονων flip - flop τα: **θετικής διέγερσης** και **αρνητικής διέγερσης** flip - flops.

Όταν σε ένα σύγχρονο flip - flop τα δεδομένα εισόδου περνούν στην έξοδο με το θετικό (\uparrow) μέτωπο του παλμού το flip - flop ονομάζεται σύγχρονο flip - flop θετικής διέγερσης.

Όταν τα δεδομένα εισόδου σε ένα σύγχρονο flip - flop περνούν στην έξοδο στο αρνητικό (\downarrow) μέτωπο του παλμού το flip - flop ονομάζεται σύγχρονο flip - flop αρνητικής διέγερσης.



Σχ.-1.5.- Ωρολογιακός παλμός και μέτωπα διέγερσης a) θετικής διέγερσης - b) αρνητικής διέγερσης



Χαρακτηριστικά παλμού

1.2. ΣΥΓΧΡΟΝΑ FLIP - FLOPS



Τα σύγχρονα ή clocked flip - flops σε σχέση με τα ασύγχρονα F.F.'s έχουν μία επιπλέον είσοδο: την είσοδο 'CLOCK'.

Το σύμβολο ενός σύγχρονου flip - flop και ο πίνακας αλήθειας φαίνονται στο σχήμα -1.6.-.

Οι εξόδοι ενός σύγχρονου F.F. αλλάζουν κατάσταση τη χρονική στιγμή που εμφανίζεται το μέγιστο δείγματος του παλμού clock.

Ένα σύγχρονο F.F. θετικής διέγερσης μεταφέρει τα δεδομένα εισόδου (S_n, R_n) στις εξόδους (Q_{n+1}, \bar{Q}_{n+1}) τη χρονική στιγμή (t_{n+1}) όταν ο παλμός από "0" πηγαίνει στην κατάσταση "1" (\uparrow).

Ένα σύγχρονο F.F. αρνητικής διέγερσης μεταφέρει τα δεδομένα εισόδου (S_n, R_n) στις εξόδους (Q_{n+1}, \bar{Q}_{n+1}) τη χρονική στιγμή (t_{n+1}) όταν ο παλμός από "1" πηγαίνει στην κατάσταση "0" (\downarrow).



Σχ. -1.6.- Σύγχρονα F.F.: a) Θετικής διέγερσης - b) Αρνητικής διέγερσης

1.3.1. ΣΥΓΧΡΟΝΟ "R - S" LATCH F.F. ΜΕ ΠΥΛΕΣ NAND


Στο σχήμα -1.7, βλέπουμε τη συνδεσμολογία του σύγχρονου "R - S" LATCH flip - flop με πύλες NAND και τον πίνακα αλήθειας.

Ο πίνακας αλήθειας του σύγχρονου R - S Latch flip - flop δεν διαφέρει από εκείνο του ασύγχρονου "R - S" flip - flop εκτός του ότι οι εξοδοι αλλάζουν κατάσταση τη χρονική στιγμή που εμφανίζεται το θετικό μέτωπο του παλμού clock.

Επίσης αλλαγή των καταστάσεων εξόδου μπορούμε να πετύχουμε στο R - S Latch F.F. και σε όλη τη διάρκεια που ο παλμός clock είναι στην κατάσταση "1" (flip - flop θετικού παλμού (Π)).

Το πρόβλημα της απροσδιοριστίας (S=R="1") παρουσιάζεται και εδώ γι' αυτό το αποφεύγουμε.

CLK	S_n	R_n	Q_n	Q_{n+1}	\bar{Q}_{n+1}	NAME
Π	0	0	0	0	1	Q_n
Π	0	0	1	1	0	
Π	0	1	0	0	1	CLEAR
Π	0	1	1	0	1	
Π	1	0	0	1	0	SET
Π	1	0	1	1	0	
Π	1	1	0	1	1	ΑΠΡΟΣΔ
Π	1	1	1	1	1	



Σχ. -1.7.- ΣΥΓΧΡΟΝΟ R - S LATCH F.F. ΜΕ ΠΥΛΕΣ NAND

1.3.2. "D" Flip - Flop's ("D" LATCH F.F. - "D" F.F. - 7474)

α) ΣΥΓΧΡΟΝΟ "D" LATCH F.F.


Ο απλούστερος τρόπος για την αποφυγή της απροσδιόριστης κατάστασης ενός flip - flop είναι να εφαρμόζονται πάντα συμπληρωματικές καταστάσεις στις εισόδους του.

Αυτό επιτυγχάνεται με την κατασκευή του "D" flip - flop. Στο σχήμα -1.8.- φαίνεται ένα σύγχρονο "D" flip - flop με πύλες NAND και ο πίνακας αλήθειας. Η είσοδος R συνδέεται με την είσοδο S με μία πύλη NOT.

Αυτό σημαίνει ότι οι εισόδους του "R - S" Latch flip - flop θα είναι πάντοτε συμπληρωματικές. Το "D" flip - flop έχει τελικά μία μόνο είσοδο γνωστή σαν "D".

Η έξοδος Q_{n-1} του "D" - Latch flip - flop αλλάζει κατάσταση σε σχέση με την κατάσταση εισόδου "D" τη χρονική στιγμή που ο παλμός clock πηγαίνει από "0" σε "1" και σε όλη τη χρονική διάρκεια που το clock είναι στην κατάσταση "1", F.F. θετικού παλμού "Π".

CLK	D	Q_n	Q_{n+1}	\bar{Q}_{n+1}	NAME
—	0	0	0	1	CLEAR
∩	0	1	0	1	CLEAR
∩	1	0	1	0	SET
∩	1	1	1	0	SET



Σχ. -1.8.- ΣΥΓΧΡΟΝΟ "D" - LATCH F.F.


Αν απαιτείται η χρήση F.F. που η έξοδος του να αλλάζει κατάσταση σε σχέση με την είσοδο "D" μόνο τη χρονική στιγμή της ανόδου του παλμού clock (από "0" σε "1"), τότε χρησιμοποιούμε το "D" F.F. θετικής διέγερσης.

β) ΣΥΓΧΡΟΝΟ "D" F.F. ΘΕΤΙΚΗΣ ΔΙΕΓΕΡΣΗΣ (IC - 7474)


Το κύκλωμα του "D" flip - flop θετικής διέγερσης είναι πιο περίπλοκο από το "D" Latch flip - flop, αλλά λειτουργικά σχεδόν ίδιο, δηλαδή έχει και αυτό μία είσοδο "D", τον ίδιο πίνακα αλήθειας αλλά διαφέρει στο ότι η είσοδος επηρεάζεται διαφορετικά από τον ωρολογιακό παλμό.

Το "D" flip - flop θετικής διέγερσης διατίθεται στο εμπόριο σε τυποποιημένη μορφή Ο.Κ. 7474 ή 74LS74.

Όπως φαίνεται στο σχήμα -1.9.β το "D" F.F. 7474 έχει επιπλέον δύο ακόμα εισόδους (PRESET, CLEAR) τις οποίες θα αναλύσουμε στη συνέχεια.



Σχήμα -1.9.α.- Σύγχρονο "D" F.F.



Σχήμα -1.9.β.- Σύγχρονο "D" F.F. Σύμβολο - Πίνακας αλήθειας Ο.Κ. 7474

1.3.3. "J - K" FLIP - FLOP

Μια άλλη λύση στο πρόβλημα της απροσδιόριστης κατάστασης δίνεται με το MASTER SLAVE F.F. ή "J - K" Flip - Flop.


Στην κατάσταση ($J=1$, $K=1$) γνωστή σαν απροσδιόριστη στα "R - S" F.F.'s το "J - K" Flip - Flop αλλάζει κατάσταση στην έξοδο του και γίνεται $Q_{n+1} = \overline{Q_n}$.

Το J - K Flip - Flop είναι το πιο διαδομένο Flip - Flop στα ακολουθιακά κυκλώματα, είναι εύχρηστο και ευέλικτο.

Στο εμπόριο κυκλοφορούν πολλά είδη J - K F.F.'s. Τα κυριότερα της σειράς 74xxx είναι: 74LS76, 74LS107, 74LS75.

Τα περισσότερα J - K flip - flops αλλάζουν την κατάσταση εξόδου στο αρνητικό μέτωπο του παλμού είναι αρνητικής διέγερσης F.F.'s.

Στο σχήμα -1.10.- φαίνονται: το λογικό κύκλωμα, το σύμβολο και πίνακας αλήθειας ενός JK MASTER - SLAVE Flip - Flop.




CLK	J	K	Q_n	Q_{n+1}	ΠΑΡΕ
0	0	0	0	0	Q_n
0	0	0	1	1	
0	0	1	0	0	CLEAR
0	0	1	1	0	
0	1	0	0	1	SET
0	1	0	1	1	
0	1	1	0	1	Q_n
0	1	1	1	0	

Σχ. -1.10.- MASTER - SLAVE F.F. ή "J - K" Flip - Flop

ΑΣΚΗΣΗ

ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ FLIP - FLOP' S I




ΑΠΑΙΤΟΥΜΕΝΑ ΟΡΓΑΝΑ ΚΑΙ ΥΛΙΚΑ

1. ΠΕΙΡΑΜΑΤΙΚΗ ΒΑΣΗ Εργαστηριακός πίνακας ψηφιακών ή ΡΑΣΤΕΡ
2. ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ (T.T.L.) 7404 - 7400 - 7402

ΠΟΡΕΙΑ ΤΗΣ ΑΣΚΗΣΗΣ


1. - ΕΝΗΜΕΡΩΣΗ ΤΟΥ ΕΡΓΑΣΤΗΡΙΑΚΟΥ ΠΙΝΑΚΑ "ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ"
- Συνδεσμολογείστε και επαληθεύστε πειραματικά το λογικό κύκλωμα του Ασύγχρονου "S - R" FLIP FLOP με πύλες NOR και συμπληρώστε τον παρακάτω πίνακα αλήθειας.



ΕΙΣΟΔΟΣ		Q_n	ΕΞΟΔΟΙ		
S	R	Q_n	Q_{n+1}	\bar{Q}_{n+1}	ΟΝΟΜΑΣΙΑ
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0			
1	0	1			
1	1	0			
1	1	1			

ΑΣΚΗΣΗ

ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ FLIP - FLOP^s II




ΑΠΑΙΤΟΥΜΕΝΑ ΟΡΓΑΝΑ ΚΑΙ ΥΛΙΚΑ

1. ΠΕΙΡΑΜΑΤΙΚΗ ΒΑΣΗ Εργαστηριακός πίνακας ψηφιακών ή ΡΑΣΤΕΡ.
2. ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ 7404, 7474, 74LS76, 74LS107


ΠΟΡΕΙΑ ΤΗΣ ΑΣΚΗΣΗΣ

- 1 - Επαληθεύστε πειραματικά το λογικό κύκλωμα του Σύγχρονου "D" FLIP - FLOP με πύλες NAND και συμπληρώστε τον παρακάτω πίνακα αληθείας. Σε ποιες χρονικές στιγμές του ωρολογιακού παλμού αλλάζει η έξοδος Q_{n+1} .




ΕΙΣΟΔΟΙ		ΚΑΤΕΥΘΥΝΣΗ	ΕΞΟΔΟΣ	
CLK	'D'	Q_n	Q_{n+1}	ΟΝΟΜΑΣΙΑ
	0	0		
	0	1		
	1	0		
	1	1		

2 - Επαληθεύστε πειραματικά το λογικό κύκλωμα του Ασύγχρονου S - R FLIP - FLOP με πύλες NAND και συμπληρώστε τον παρακάτω πίνακα αλήθειας.



ΕΙΣΟΔΟΙ		ΠΡΕΦ. ΚΑΤΑΣΤΑΣΗ	ΕΞΟΔΟΙ		ΟΠΕΡΑΣΕΙΣ
S	R	Q_n	Q_{n+1}	\overline{Q}_{n+1}	
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0			
1	0	1			
1	1	0			
1	1	1			

3 - Επαληθεύστε πειραματικά το λογικό κύκλωμα του Σύγχρονου S - R FLIP - FLOP και συμπληρώστε τον παρακάτω πίνακα αλήθειας.



CLK	S	R	Q_n	Q_{n+1}	ΟΠΕΡΑΣΕΙΣ
	0	0	0		
	0	0	1		
	0	1	0		
	0	1	1		
	1	0	0		
	1	0	1		
	1	1	0		
	1	1	1		

ΠΡΑΚΤΙΚΑ ΠΡΟΒΛΗΜΑΤΑ ΠΡΟΣ ΛΥΣΗ

1. Τρεις κριτές του αθλήματος της άρσης βαρών χειρίζονται τρεις διακόπτες A, B, C. Ο γραμματέας του αγωνίσματος θέλει να βλέπει ένα πράσινο φως ($Z=1$), όταν οι δύο ή τρεις από τους κριτές (πλειοψηφία) πιέζουν τον διακόπτη τους, ενώ σε όλες τις άλλες περιπτώσεις το πράσινο φως πρέπει να είναι σβηστό. Να γίνει το κύκλωμα του αυτοματισμού.

2. Να αποδείξετε και να πραγματοποιήσετε τα εξής:

- I. Την βασική πύλη NOT να την πραγματοποιήσετε μόνο με NAND μόνο με NOR
- II. Την βασική πύλη OR να την πραγματοποιήσετε μόνο με NAND μόνο με NOR
- III. Την βασική πύλη AND να την πραγματοποιήσετε μόνο με NAND μόνο με NOR

3. Σε ένα τηλεοπτικό παιχνίδι παίρνουν μέρος δύο παίκτες (Π1 και Π2) και η παρουσιάστρια του παιχνιδιού αυτού δίνει μία ερώτηση. Όταν τελειώνει, ένας χαρακτηριστικός βόμβος (B) ακούγεται και ενεργοποιεί τα δύο συστήματα των παικτών. Ένα ενδεικτικό λαμπάκι ανάβει σε εκείνον από τους δύο παίκτες ο οποίος πατάει πρώτος το κουμπί του (πριν από τον χαρακτηριστικό θόρυβο, κανένα ενδεικτικό λαμπάκι από τους δύο παίκτες δεν μπορεί να ανάψει). Επιπλέον στο κύκλωμα αυτό πρέπει να λάβουμε υπ' όψη το εξής: αν και ο άλλος παίκτης πατήσει με καθυστέρηση το κουμπί του μετά τον πρώτο, το ενδεικτικό λαμπάκι να μην ανάψει.

4. Να αποδείξετε πραγματοποιώντας τα αντίστοιχα κυκλώματα τις δύο ταυτότητες του DE MORGAN.

5. Να πραγματοποιηθεί το κύκλωμα ενός αυτοματισμού που θα συγκρίνει δύο αριθμούς A και B.

Αν οι αριθμοί είναι ίσοι $A=B$ τότε θα ανάψει ένα κόκκινο λαμπάκι.

Αν $A>B$ τότε θα ανάψει ένα πράσινο λαμπάκι.

Αν $A<B$ δεν θα ανάψει κανένα λαμπάκι.

6. Ένας ζηλιάρης σουλτάνος θέλει να εκσυγχρονίσει το σύστημα ασφαλείας στο χαρέμι του. Στο χαρέμι του έχει ειδικές κλειδωνιές που για να ανοίξουν χρειάζονται τρία κλειδιά. Μία κλειδωνιά έχει τοποθετηθεί στην εξώπορτα της αυλής και μια στην εσωτερική πόρτα του χαρεμιού, όπου μένουν οι πιο όμορφες γυναίκες του. Κλειδιά δίνει στους εξής αξιωματούχους του: Ένα στον πρωθυπουργό, ένα στον αρχηγό ασφαλείας του χαρεμιού και ένα στον αρχηγό του εκτελεστικού αποσπάσματος. Η παρουσία δύο από αυτούς είναι αναγκαία για να ανοίξει η εξώπορτα, αλλά και των τριών για να ανοίξει η εσωτερική πόρτα του χαρεμιού. Να γίνει το κύκλωμα του αυτοματισμού αυτού.

